Semester Gasal 2006/2007

PERANCANGAN SISTEM ELEKTRONIKA (3 sks)

TUJUAN INSTRUKSIONAL
Memberkan pengetahuan mengenai pemodelan dan metodologi sistesis sistem elektronika.

MATERI

Latar belakang Very High Speed Integrated Circuit Description Language (VHDL), karakteristik divais VHSIC atau complex programmable logic device (cPLD) CY7C371, pemodelan sistem digital dengan menggunakan VHDL, konsep dasar pemodelan sIstem digital dengan menggunakan VHDL, spesifikasi deskripsi struktural, behavioral, dan data flow, design entity, files, dan libraries, sequential statement, types, clock dan register finite state machines, metodologi algoritma sistem dan optimasi rangkaian.

PUSTAKA

• Zainalabedin Navali, VHDL ANALISIS AND MODELLING OF DIGITAL SYSTEM, McGraw-Hill Inc, 1993
  
• Kevin Skahill, VHDL FOR PROGRAMMABLE LOGIC, Addison-Wesley, 1996
  
• Douglas L. Perry, VHDL, McGraw-Hill Inc, 1991
  
• Douglas, PACE MAKER, 1996
  
• Quran Logic, SPDE, Software/Wrap
  
• Roger L. Tokheim, DIGITAL ELECTRONICS, MacGraw-Hil Inc, 1990
  
• B. P. Singh, DIGITAL ELECTRONICS, Dhanpat Ray & Co (P) Ltd, Delhi, 2002

SATUAN ACARA PERKULIAHAN

Minggu #01
Perkembangan Hardware Description Language

Minggu #02
Karakteristik divais Very High Speed Integrated Circuit, CY7C371

Minggu #03
Pemodelan sistem digital menggunakan VHDL

Minggu #04
Dasar-dasar Pemrograman VHDL, Deskripsi Arsitektur Perangkat Keras: Structural Description

Minggu #05
Deskripsi Arsitektur Perangkat Keras: Behavioral Description

Minggu #06
Deskripsi Arsitektur Perangkat Keras: Data Flow Description

Minggu #07
Soal-soal latihan

Minggu #08
Ujian Tengah Semester

Minggu #08
Pemodelan Rangkaian Kombinasional dengan VHDL

Minggu #09
Concurrent Statement dalam VHDL: Block Statement, Process Statement, dan Signal Assignment Statement

Minggu #10

Minggu #11

Minggu #12

Minggu #13

Minggu #14

Minggu #15
Soal-soal latihan

Minggu #16
Nilai Ujian Akhir Semester

home